


Análisis de Circuitos Combinacionales


Interacción de Compuertas Lógicas: **OR**, **AND** y **XOR**




OBJETIVOS:

1. Transición de compuerta a sistema.
2. Análisis de flujo de señales.
3. Determinismo lógico (0/1).

Arquitectura del Sistema de Estudio




Componente 1: La Suma Lógica (OR)



A	B	SALIDA
0	0	0
0	1	1
1	0	1
1	1	1

Lógica: "El Optimista".
La salida es **ALTA (1)** si **CUALQUIERA** de las entradas es alta.
Solo descansa (0) cuando todo está apagado.


Componente 2: La Multiplicación Lógica (AND)



C	D	SALIDA
0	0	0
0	1	0
1	0	0
1	1	1

Lógica: "El Perfeccionista".
La salida es ALTA (1)
ÚNICAMENTE si TODAS las
entradas son altas. Cualquier
Cualquier fallo (0) en la
entrada colapsa la salida.

Componente 3: La Desigualdad (XOR)



IN 1	IN 2	Q
0	0	0
0	1	1
1	0	1
1	1	0

Lógica: "El Contreras". La salida se activa solo cuando las entradas son **DIFERENTES**. Detecta **desacuerdo** o **desigualdad** entre las señales.

Metodología de Resolución: APM

1. ANÁLISIS



Identificar variables (2^4) y arquitectura.

2. PLANIFICACIÓN



Construir Tabla de Verdad paso a paso.

3. MEDICIÓN



Validación en simulador (Tinkercad).

Enfoque sistemático para resolución de fallas y diseño lógico.

Construcción de la Tabla: Las Entradas

ROW	A	B	C	D	(A+B)	(CD)	Q
0	0	0	0	0			
1	0	0	0	1			
2	0	0	1	0			
3	0	0	1	1			
4	0	1	0	0			
5	0	1	0	1			
6	0	1	1	0			
7	0	1	1	1			
8	1	0	0	0			
9	1	0	0	1			
10	1	0	1	0			
11	1	0	1	1			
12	1	1	0	0			
13	1	1	0	1			
14	1	1	1	0			
15	1	1	1	1			

ESPACIO DE ESTADOS:

4 Variables = 16
Combinaciones.

Orden: Conteo binario
natural (0-15).

Este es el 'Lienzo' sobre el
que proyectaremos la
lógica.

Paso 1: Análisis de Etapa (A OR B)

ROW	A	B	C	D	(A+B)	(CD)	Q
0	0	0	0	0	0		
1	0	0	0	1	0		
2	0	0	1	0	0		
3	0	0	1	1	0		
4	0	1	0	0	1		
5	0	1	0	1	1		
6	0	1	1	0	1		
7	0	1	1	1	1		
8	1	0	0	0	1		
9	1	0	0	1	1		
10	1	0	1	0	1		
11	1	0	1	1	1		
12	1	1	0	0	1		
13	1	1	0	1	1		
14	1	1	1	0	1		
15	1	1	1	1	1		

Lógica OR: Solo es 0 cuando AMBAS entradas son 0.

El resto del tiempo, la señal es ALTA.

Paso 2: Análisis de Etapa (C AND D)

ROW	A	B	C	D	(A+B)	(CD)	Q
0	0	0	0	0		0	
1	0	0	0	1		0	
2	0	0	1	0		0	
3	0	0	1	1		1	
4	0	1	0	0		0	
5	0	1	0	1		0	
6	0	1	1	0		0	
7	0	1	1	1		1	
8	1	0	0	0		0	
9	1	0	0	1		0	
10	1	0	1	0		0	
11	1	0	1	1		1	
12	1	1	0	0		0	
13	1	1	0	1		0	
14	1	1	1	0		1	
15	1	1	1	1		0	

Lógica AND: Restrictiva.
Solo marca 1 cuando C y D coinciden en ALTO.

Observe el patrón
periódico.

Paso 3: La Decisión Final (XOR)

ROW	A	B	C	D	(A+B)	(CD)	Q
0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0
2	0	0	1	0	0	0	0
3	0	0	1	1	1	1	1
4	0	1	0	0	0	0	1
5	0	1	0	1	0	1	1
6	0	1	1	0	0	1	1
7	0	1	1	1	1	0	0
8	1	0	0	0	0	1	1
9	1	0	0	1	0	1	1
10	1	0	1	0	0	1	1
11	1	0	1	1	1	0	0
12	1	1	0	0	0	1	1
13	1	1	0	1	0	1	1
14	1	1	1	0	1	1	1
15	1	1	1	1	0	0	0

Conflict = 0

XOR compara los intermedios.


Si son iguales → 0.
Si son diferentes → 1.

Tabla de Verdad Completa

ROW	A	B	C	D	(A+B)	(CD)	Q
0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0
2	0	0	1	0	0	0	0
3	0	0	1	1	1	1	1
4	0	1	0	0	0	0	1
5	0	1	0	1	0	1	1
6	0	1	1	0	0	1	1
7	0	1	1	1	1	0	0
8	1	0	0	0	0	1	1
9	1	0	0	1	0	1	1
10	1	0	1	0	0	1	1
11	1	0	1	1	1	0	0
12	1	1	0	0	0	1	1
13	1	1	0	1	0	1	1
14	1	1	1	0	1	1	1
15	1	1	1	1	0	0	0

Mapa de comportamiento determinista del circuito.

Validación y Simulación




HERRAMIENTA:

Tinkercad Circuits / Laboratorio.


PROCEDIMIENTO:

1. Cablear VCC (5V) y GND en todos los chips.
2. Interconectar salidas de etapa 1 a entradas de etapa 2.
3. Verificar estado del LED contra la Tabla de Verdad.

Consideraciones de Implementación



Entrada Flotante (Incorrecto)




Pull-Down (Correcto)

DIAGNÓSTICO (MÉTODO FLOYD):

- Las entradas desconectadas actúan como antenas.
- Use resistencias de referencia (Pull-down/Pull-up) para asegurar un '0' o '1' firme.
- Verifique continuidad física antes de culpar a la lógica.

Conclusiones del Análisis



- **Descomposición:** Dividimos un problema de 4 variables en bloques simples.
- **Interacción:** La 'personalidad' de cada compuerta (OR, AND, XOR) moldea el resultado final.
- **Rigor:** La Tabla de Verdad no es solo un registro, es una herramienta de predicción.

El Siguiente Paso



De la Compuerta al Procesador.

Este mismo principio de lógica combinatorial es la base de la Unidad Lógica Aritmética (ALU) en computadoras modernas.

Domine la tabla de verdad, y dominará el diseño digital.